Отправлено si 24 апреля 2004 г. 14:02 В ответ на: 0xff, но fpga шники спят, можно ли на vhdl max2plus исп OUT порты с третьим состоянием- компилер ругается- как победить? (код +) Спасибо. отправлено гоша 24 апреля 2004 г. 13:44

Должно быть.
Q : inout std_logic_vector(15 downto 0)

• Желат сделать его именно выходом. Хотя, ошибки компиляции не пропадают... Указатеть ошибки на строчку (+). Тупой вопр, но действ не могу понять .... Только начинаю vhdl :(... — гоша   (24.04.2004 14:43, 22 байт)
  • Ошибка после компиляции на стадии синтеза логики... — гоша   (24.04.2004 14:45, пустое)
    • а разные процессы поименовать? :) — si   (24.04.2004 14:52, пустое)
      • ситуации не меняет — гоша   (24.04.2004 14:54, пустое)
        • Мне... а что ты хочешь получить? а то я не понял назначение второго процесса. — si   (24.04.2004 18:16, пустое)
          • И может тебя так устроит :) — si   (24.04.2004 18:59, 1063 байт)
        • без исп логики с 3м состоянием, (Q <= "ZZZZZZZZZZZZZZZZ";) все ок... — гоша   (24.04.2004 14:57, пустое)
  • У Альтеры нет выхода с третьим состоянием. Для этого используется BIDIR. — si   (24.04.2004 14:45, пустое)
    • Спасиб, но Q : INOUT дела не меняет... — гоша   (24.04.2004 14:50, пустое)