[an error occurred while processing this directive]
|
ошибка(синтезатор выдает) :
shift_norm.vhd Line 43. parse error, unexpected SRL
строчка на которую жалуется:
tmp <= srl (din, CONV_INTEGER(coe_shift));
-- function "srl" (ARG: UNSIGNED; COUNT: INTEGER) return UNSIGNED;
-- Result subtype: UNSIGNED(ARG'LENGTH-1 downto 0)
-- Result: SHIFT_RIGHT(ARG, COUNT)
библиотека подключено нужная:
use IEEE.numeric_std.ALL;
все сигналы - std_logic_vector
шаманские пляски с преобразованиями типов не помогли - да и тогда бы ошибка была бы о несоответствии типов :(
..что интересно :
tmp <= SHR (din, coe_shift);
синтезируется тока трабла в том, что я не знаю что означает SHR ((
E-mail: info@telesys.ru