Отправлено Vasilij 18 октября 2004 г. 11:19 В ответ на: Вопрос по Active-HDL отправлено Figaro 18 октября 2004 г. 10:07

Обычно я эту задержку исправлял прямо в этом же файле. (Для разводки использовал Xilinx Foundation)

• А можно по подробнее (я только учусь). Что это за файл такой backannotated VHDL-файл и что это за блочек ROC. — Figaro   (18.10.2004 12:50, 18 байт)
  • Ответ: Я имел ввиду VHDL-файл, который был сформирован после разводки проекта на кристалле (и который используется для временной симуляции) — Vasilij   (18.10.2004 14:35, 590 байт)
    • У меня так: — Figaro   (18.10.2004 15:27, 447 байт)
      • Ответ: Судя по вашему файлу, компонент, формирующий сигнал GSR называется X_ROC (а не ROC - я ошибся :) ) — Vasilij   (18.10.2004 16:12, 235 байт)
        • Кроме как описания в TIME_SIM.VHD то что я писал про X_ROC больше ни где не встречается. А вот эта длительность прямо написано 100 ns ? Потому что если так то там вообще нигде нет 100ns единственное число которое я встетил это 757 ps — Figaro   (18.10.2004 17:24, 257 байт)
          • Ответ: Как я помню, параметру, задающему длительность сброса, явно присваивалось значение в 100 ns ... — Vasilij   (18.10.2004 17:37, 209 байт)
            • Я пользуюсь: — Figaro   (18.10.2004 18:26, 400 байт)
              • Ответ: Фрагменты моего VHDL-файла для временной симуляции ... — Vasilij   (19.10.2004 00:03, 1521 байт)