Отправлено SAZH 06 июля 2006 г. 13:39 В ответ на: Обычно конвейеризируют не с точки зрения читаемости, а с точки зрения быстродействия. отправлено SM 06 июля 2006 г. 13:28

Согласен. Чем это хуже?
module counter(clk, out_clk);

input clk;
output out_clk;

reg [3:0] ct_a;
reg ct_b;

always @(posedge clk) begin
if (ct_a == 9) ct_a <= 4'h0;
else ct_a <= ct_a + 1'b1;
if (ct_a == 9) ct_b <= ct_b + 1'b1; end

assign out_clk = ct_b;

endmodule

• imho, Вы привели немного другой пример , но дело все равно в другом (+) — P_Andrey   (06.07.2006 15:03 212.9.251.178, 323 байт)
• Да тем, что у Вас получилась другая структура (+) — SM   (06.07.2006 15:01 195.225.131.186, 916 байт)
  • Ответ: — SAZH   (06.07.2006 15:26 212.113.112.201, 348 байт)
    • Да я не телепат, чтобы (+) — SM   (06.07.2006 15:36 195.225.131.186, 667 байт)
  • Кстати, попутно вопрос по компаратору. Почему сумматор для счетчика строится на логике ускоренного переноса, а компаратор на LUT? Почему бы и его не сделать на переносе? Ведь при нехилой разрядности уже несколько ступеней логики насчитывается! — P_Andrey   (06.07.2006 15:16 212.9.251.178, пустое)
    • Я думаю, потому что для данной архитектуры на логике эффективнее. Докучи (+) — SM   (06.07.2006 15:24 195.225.131.186, 144 байт)
      • Так и я о том же, что можно выходы LUTов соединить через встроенные цепи переноса, но после синтеза наблюдаю объединение выходов следующим LUTом. — P_Andrey   (06.07.2006 16:08 212.9.251.178, пустое)
        • А включение цепей переноса пополамит LUT - так что не факт, что это лучше. — SM   (06.07.2006 16:14 195.225.131.186, пустое)
          • Даже не пополамит! В этом случае используется по 1 LUT на разряд. И такую цепочку в кристале можно расположить параллельно счетчику в соседнем столбце слайсов. Тогда для связи будут использоваться прямые межсоединения, минуя главную трассировочную матрицу. Так что опять не факт, что лучше. — P_Andrey   (06.07.2006 16:24 212.9.251.178, пустое)
            • А, ну я про альтеру :) (+) — SM   (06.07.2006 16:47 195.225.131.186, 750 байт)
              • Итого #1 - а кто мешает самому сказать...(+) — P_Andrey   (06.07.2006 17:09 212.9.251.178, 334 байт)
                • Можно, через цикл generate for и примитивы CARRY_SUM или CASCADE (смотря какой тип цепочки использовать) — SM   (06.07.2006 17:32 195.225.131.186, пустое)
                  • ПРИМЕР ХАЧЮ :-))) Максимальный по скорости, плз. — P_Andrey   (06.07.2006 17:47 212.9.251.178, пустое)
                    • Сорри, некогда мене :) А максимальный по скорости наверное будет если (+) — SM   (06.07.2006 17:54 195.225.131.186, 149 байт)
                      • И на том спасибо :-))) — P_Andrey   (06.07.2006 18:19 212.9.251.178, пустое)
      • Эгхим. По 4 бита на LUT, ведь сравниваем с константой. — SM   (06.07.2006 15:25 195.225.131.186, пустое)

E-mail: info@telesys.ru