Отправлено druzhin 19 ноября 2004 г. 12:59 В ответ на: Ничего не знаю, у меня все компилит (+) отправлено SM 19 ноября 2004 г. 11:58

Это у него кривой синтезатор.
Шаблон для флипфлопа с асинхронными сбросом и установкой на верилоге:

always @(posedge CLK or posedge RST or posedge SET)
if (RST) Q<=0; else if (SET) Q<=1; alse if (EN) Q<=D;

Синплифай или ИСЕ всё прекрасно понимают.
Если убрать posedge перед RST (SET), то будет синхронный сброс (установка).
По возможности надо делать всё синхронным.

• Вроде же (+) — SM   (19.11.2004 15:38, 308 байт)
  • имхо без posedge действительно правильнее, но факт - в доках ко многим синтезёрам предлагается posedge, что меня когда-то заставило репу чесать.. Это ещё один пункт к моим счётам c верилогом :) — Dr.Alex   (19.11.2004 15:54, пустое)
    • posedge - это правильно. — V61   (19.11.2004 16:32, 286 байт)
      • нет простите меню (+) — Dr.Alex   (19.11.2004 17:02, 439 байт)
        • Она дает один и тот же результат всегда. — V61   (19.11.2004 17:24, 132 байт)
          • Да понимаю я что она всегда будет работать.. (+) — Dr.Alex   (19.11.2004 17:33, 225 байт)
            • Да какая разница? — V61   (19.11.2004 17:45, 314 байт)
      • Но говоря "posedge" мы объявляем этот сигнал тактовым, так как схема чувствительна только к его фронту (+) — SM   (19.11.2004 16:36, 116 байт)
        • Ответ (+) — dxp   (19.11.2004 17:10, 784 байт)
          • Я понимаю что "*edge" это изменение сигнала. Но (+) — SM   (19.11.2004 17:15, 95 байт)
            • Дык дело-то в том, что схемы тут пока еще никакой нет. (+) — dxp   (19.11.2004 17:20, 130 байт)
              • Как это схемы нет (+) — SM   (19.11.2004 17:24, 381 байт)
                • Не согласен с формулировкой. (+) — dxp   (19.11.2004 17:53, 510 байт)
                  • Не знаю, не знаю (+) — SM   (19.11.2004 18:02, 291 байт)
                    • Ну нету такого, что же поделать.... — SM   (20.11.2004 13:12, пустое)
                    • А как же тогда описать чувствительность только к какому-то одному уровню, а не к любому? — dxp   (19.11.2004 18:11, пустое)
            • В общем самая натуральная корявость языка... Блин, жил себе преспокойно (+) — SM   (19.11.2004 17:18, 91 байт)
              • Это как посмотреть. (+) — dxp   (19.11.2004 17:42, 852 байт)
                • Я знаю (+) — SM   (19.11.2004 17:48, 450 байт)
                  • А что делать - абстракция. (+) — dxp   (19.11.2004 18:08, 1219 байт)
        • Это только языковая конструкция. — V61   (19.11.2004 16:48, 269 байт)
          • Возможно, порасставлял "posedge" - тоже все работает... — SM   (19.11.2004 17:12, пустое)
          • Совершенно согласен. — dxp   (19.11.2004 17:08, пустое)
    • Если в теле блока нет условий для сигнала оППисанного, то он рассматривается синтезатором как клок. Остальные будут асинхронными. Дерьмо для понимания конечно, но почти все синтезаторы иначе баги дают. — Пятничный хрен   (19.11.2004 16:15, пустое)
      • дык для RST-то условие в обоих случаях есть.. — Dr.Alex   (19.11.2004 16:34, пустое)
        • Он и асинхронен. А все условия в теле. Лишь CE для триггеров... — Пятничный хрен   (19.11.2004 18:39, пустое)
          • Уточнение.Не оППисаные... — Пятничный хрен   (19.11.2004 18:43, пустое)
            • Ответ: — Пятничный хрен   (19.11.2004 18:47, 66 байт)
              • Просто как мычание... — Пятничный хрен   (19.11.2004 19:05, 166 байт)