[an error occurred while processing this directive]
Если проект на AHDL - то элементарно. Про другие не знаю. (+)
(«Телесистемы»: Конференция «Программируемые логические схемы и их применение»)
Если мегафункции лежат в открытом виде (в виде .inc + .tdf) - то при помощи xport.exe, входящего в комплект ISE. Копируешь ВСЕ .tdf'ы, .inc'и (включая те, что вызываются изнутри мегафункций) в один каталог, и делаешь xport главному файлу проекта. Если все сделано было правильно, то получаешь нормальный проект на верилоге или vhdl.
Составить ответ
|||
Конференция
|||
Архив
Ответы
- Я так и предполагал делать, но боюсь нарваться на кучу подводных камней при прямой конвертации целого проекта на AHDL в VHDL на другой платформе. А мнения по этому поводу, похоже, разошлись координально :(( — Olxx (07.01.2003 20:10, пустое)
- Да, есть один камешек... Все EXP, SOFT, LCELL, CARRY и CASCADE съедаются безбожно. Их лучше перед конвертацией заменить на вызов своего модуля, в котором потом описать элемент задержки. — SM (07.01.2003 22:24, пустое)
- Я сконвертил AHDL проект в верилог, симуляция в модельсиме (и pre-synthesis, и post-synthesis) показала что все отлично. На будущей платформе еще не проверял. Скоро отошлю кристаллоиспекателям, посмотрю post-route симуляцию.... Но с виду пока подводных камней не замечалось. Из мегафункций юзал только LPM_ADD_SUB. — SM (07.01.2003 21:28, пустое)
Перейти к списку ответов
|||
Конференция
|||
Архив
|||
Главная страница
|||
Содержание
|||
Без кадра
E-mail:
info@telesys.ru