[an error occurred while processing this directive]
|
Естественно при уменьшении max_fanout задержка увеличивается, так как сынтезатор втыкивает лишние буфера, которых так бы не было. Причем в ПЛИС эта буферизация отнюдь не древовидную структуру имеет (не знаю почему, и не знаю про виртекс, а в альтере так)... Это если синтезировать родными тулзами. А вот синтез в синопсисе DC под тот-же FPGA кристалл показал очень неплохой результат по втыкиванию буферов. Он по-асиковски выстроил древовидную структуру, соблюдя все мои констрейны в лучшем виде. Все было красиво... Пока дело до фиттера (а это опять родная тулзина) не дошло. Тут-то он и порешил все то, что наделал синопсис, и пробуферировал по-своему... Докучи - вообще-то не видится смысла в max_fanout для ПЛИС - там же все не как в асике - там все пути уже проложены, где надо - пробуферированы, все емкости уже грузят все провода. И изменение max_fanout по идее и должно приводить к ухудшению чего-либо.
E-mail: info@telesys.ru