[an error occurred while processing this directive]
|
Хотелось бы такое только правильно :
module dff1 (q, d, clk, load, data);
input d, clk, load, data;
output q;
reg q;
always @(posedge clk or posedge load)
begin
if (load)
begin
q <= data;
end
else
begin
q <= d;
end
end
endmodule
Прошу специалистов помочь.
E-mail: info@telesys.ru