Отправлено Диман 11 января 2001 г. 12:35

попалась под руки одна ссылка с практическими соображениями на тему.. друзья, поскольку сам я в этом опыта практически не имею, интересно было бы узнать мнение съевших собаку ;-)

http://w3.ti.et-inf.uni-siegen.de/hdl/Verilog/manual/Example/lrgeEx2/cooley.html

• Verilog vs. VHDL

• Ответ: В статье речь идет о синтезе ASIC, в FPGA всё проще и я думаю различия результатов синтеза будут незначительными — Игорь   (12.01.2001 20:08, пустое)
  • я понял, что в статье речь о том — дядя Федя aka yes   (15.01.2001 11:24, 326 байт)
• я типа предпочитаю Verilog — дядя Федя aka yes   (11.01.2001 14:03, 476 байт)
  • Ответ: В Штатах более популярен Verilog, а в Европе - VHDL (+) — Stewart Little   (11.01.2001 16:57, 1224 байт)
    • Ответ: — Антон Слепов   (19.11.2001 16:32, 482 байт)
    • Ответ: — Навзничь   (14.01.2001 00:27, 196 байт)
      • ну вы, блин, даете... (цитата) — дядя Федя aka yes   (15.01.2001 11:16, пустое)
    • если сохранился код - покажите описание буфера и подаваемых воздействий — дядя Федя aka yes   (11.01.2001 18:11, 352 байт)
      • Ответ: дело было очень давно, но попробую восстановить. А моделировалось ModelSim'ом. — Stewart Little   (12.01.2001 11:57, пустое)
  • Дядя Федя прав, но...(+) — Владимир Стешенко   (11.01.2001 15:04, 588 байт)
    • наверно зависит от задачи — дядя Федя aka yes   (11.01.2001 16:41, 913 байт)
    • Ответ: — Stewart Little   (11.01.2001 16:21, 830 байт)
      • Re: — Levitra   (16.10.2004 10:46, 115 байт)
      • Ответ: MAXPLUS and HDL — Alex   (12.01.2001 18:45, 470 байт)
        • Verilog у Alter-ы кривой (по крайней мере был) — дядя Федя aka yes   (12.01.2001 19:18, 38 байт)
      • Ответ: — Владимир Стешенко   (11.01.2001 18:55, 892 байт)
        • у них кадров тоже мало — дядя Федя aka yes   (11.01.2001 19:30, пустое)
        • Ответ: — Владимир Стешенко   (11.01.2001 19:00, пустое)