[an error occurred while processing this directive]
«Телесистемы»:
Конференция «Языки описания аппаратуры (VHDL и др.)»
Архив. Страница 32
- Лекарство Актив ХДЛ 6тчк2 СП1 — OVR (17.08.2004 11:16, 160 байт)
- Свёрточный кодер для DVB-S. Как поступают данные на кодер? Непрерывно либо попакетно? И нужно ли очищать сдвиговый регистр после каждого пакета? — Dimon (17.08.2004 09:53, пустое)
- как засунуть в объявлении портов какую либо функцию (Verilog) — MAZZI (12.08.2004 16:18, 250 байт)
- To Мартовский Котяра - литература по Verilog — Stewart Little (10.08.2004 14:24, 329 байт)
- Pdf verilog по300М для любителей лежали на ftp... Для скачивания необх регистрация на сайте... — _gosha (11.08.2004 22:20, пустое, ссылка)
- Pdf vhdl по300М для любителей лежали на ftp... Для скачивания необх регистрация на сайте... — _gosha (11.08.2004 22:18, пустое, ссылка)
- А по VHDL есть что? — Victor® (11.08.2004 18:54, пустое)
- Их бы в DjVu перегнать - на порядок меньше места бы занимали... — Builder (11.08.2004 18:03, пустое)
- Привет ! Спасибо, но извини, сканированные книжки все-таки сильно неудобны. Ничего, asicdesign все-таки когда нибудь заработает, а пока обойдемся тем что есть :) — Мартовский Котяра (11.08.2004 00:29, пустое)
- protell 99 — Magripa (10.08.2004 13:55, 70 байт)
- кто разбирается в программе протел, хотела посоветоватся — Magripa (10.08.2004 13:26, 72 байт)
- В VHDL Natural=0...MaxInt, а Positive=1...MaxInt. Однако, еще в младших классах учат, что натуральные числа - это от 1 до Max (не может натурально присутствовать 0 бананов, к примеру). А положительные - от 0 до Max (в противовес отрицательным). То есть, в VHDL сделано строго против здравого смысла — Ну и ну (10.08.2004 11:54, пустое)
- вопрос о инициализирующем сбросе группы счетчиков — victel (10.08.2004 02:31, 172 байт)
- Вопрос по задержкам — victel (09.08.2004 21:40, 315 байт)
- Подскажите начинающему по временной симуляции (+) — Builder (09.08.2004 17:21, 538 байт)
- Господа железячники! — st256 (09.08.2004 10:52, 314 байт)
- странности с типом REAL в VHDL-проекте под Мах2+ — mr.Koddy (08.08.2004 15:04, 332 байт)
- вопрос по VHDL(+) — Romario (07.08.2004 21:16, 2342 байт)
- помогите новичку — mr.Koddy (05.08.2004 23:38, 457 байт)
- У кого найдется на верилоге уарт? могу писиай подкинуть — axalay (05.08.2004 15:31, пустое)
- Есть где исталл Synplify 7.6.1 без ограничения на время закачки? — Victor® (05.08.2004 13:37, пустое)
- Ответ: — afaf (12.03.2005 08:26, 2 байт)
- Временное моделирование в Quartus II Глюки? — deniza (04.08.2004 13:06, 360 байт)
- Libero 5.2 чем вылечить от жадности ? — lonely wolf@km.ru (03.08.2004 22:37, 212 байт)
- Ответ: — plisik (04.08.2004 16:44, 17 байт)
- уважаемые господа пожалуйста помогите с кряком synplify pro 7.5 кряк для 7.0 не работает для него :( :( — mishal (02.08.2004 13:20, 19 байт)
- VHDL - синхр загрузка регистра — Romario (30.07.2004 20:10, 1056 байт)
- Генерация случайных чисел на VHDL (поведенчески) — Volodymyr (30.07.2004 11:56, 199 байт)
- Cadens — smart06 (30.07.2004 10:41, 73 байт)
- и еще один вопросец: реализация задержки на верилоге. как? (+) — JimBin (29.07.2004 13:42, 335 байт)
- не пойму почему счетчик работает странно (+) — JimBin (28.07.2004 14:11, 808 байт)
- VHDL проблема с шиной МК — Romario (27.07.2004 22:52, 3007 байт)
- Ответ: — zlyh (28.07.2004 10:06, 619 байт)
- Просветите, что означает LD (в LD-based parallel Latch) и FD (в FD-based Shift Register) — Andersen (27.07.2004 19:20, пустое)
- Мегафункции для PCI64, PCI-X - поделитесь опытом — _Dark (26.07.2004 20:31, 1252 байт)
- Ваше мнение по поводу опросов? (+) — mymsp (26.07.2004 16:17, 419 байт)
- VHDL, SynplifyPro что у меня тупик — Romario (26.07.2004 15:29, 1342 байт)
Телеконференции
|||
Главная страница